Cover Image

Design through Verilog HDL

Main Author: Padmanabhan, T. R.
Corporate Author: Institute of Electrical and Electronics Engineers
Other Authors: Tripura Sundari, Bala B.
Format: Book
Language:English
Published: Piscataway, NJ Hoboken, NJ: IEEE Press: Wiley-Interscience, c2004
Subjects:
Verilog (Computer hardware description language)
Electronic-Book > Wiley
Ψηφιακά συστήματα > ΠΛΗ 21
Βασικές εξειδικεύσεις σε αρχιτεκτονική και δίκτυα των υπολογιστών > ΠΛΣ 51
Online Access:http://login.proxy.eap.gr/login?url=http://dx.doi.org/10.1002/0471723002
LEADER 02256nam a2200445 a 4500
001 808754
005 20171111231217.0
008 030701s2004 gr r 000 b eng d
020 |a 0471723002  |q (electronic bk.) 
020 |a 9780471723004  |q (electronic bk.) 
040 |a EAP  |b gre  |e AACR2 
082 0 |2 21  |a 621.392 
100 1 |a Padmanabhan, T. R. 
245 1 0 |a Design through Verilog HDL  |c T.R. Padmanabhan, B. Bala Tripura Sundari 
260 |a Piscataway, NJ  |b IEEE Press:  |c c2004  |a Hoboken, NJ:  |b Wiley-Interscience, 
300 |a xii, 455 σ. :  |b εικ. 
500 |a Πρόκειται για ηλεκτρονικό βιβλίο (E-Book) το οποίο διατίθεται από το Διαδίκτυο σε ηλεκτρονική μορφή μέσω του εκδοτικού οίκου Wiley και είναι προσπελάσιμο από το Internet μόνο από την Ακαδημαϊκή κοινότητα του ΕΑΠ. 
504 |a Βιβλιογραφία: σ. 449-450. 
504 |a Ευρετήριο: σ. 451-455. 
505 0 |a 1. Introduction to VLSI Design 
505 0 |a 2. Introduction to Verilog 
505 0 |a 3. Language Constructs and Conventions in Verilog 
505 0 |a 4. Gate Level Modeling 
505 0 |a 5. Gate Level Modeling 
505 0 |a 6. Modeling at Data Flow Level 
505 0 |a 7. Behavioral Modeling 
505 0 |a 8. Behavioral Modeling II 
505 0 |a 9. Functions, Tasks, and User-Defined Primitives 
505 0 |a 10. Switch Level Modeling 
505 0 |a 11. System Tasks, Functions, and Compiler Directives 
505 0 |a 12. Queues, Plas, and FSMS 
505 0 |a App. A Keywords and Their Significance 
650 1 0 |a Verilog (Computer hardware description language) 
650 4 |a Electronic-Book  |x Wiley 
650 7 |a Ψηφιακά συστήματα  |x ΠΛΗ 21 
650 7 |a Βασικές εξειδικεύσεις σε αρχιτεκτονική και δίκτυα των υπολογιστών  |x ΠΛΣ 51 
700 1 |a Tripura Sundari, Bala B. 
710 |a Institute of Electrical and Electronics Engineers 
856 4 0 |u http://login.proxy.eap.gr/login?url=http://dx.doi.org/10.1002/0471723002 
952 |a GR-PaHOU  |b 59cc75216c5ad13446fb6815  |c 998a  |d 945l  |e 621.392 PAT  |t 2  |x m  |z Books 

Similar Items