|
|
|
|
| LEADER |
01211nam a2200193 a 4500 |
| 001 |
1100156 |
| 005 |
20171111232445.0 |
| 008 |
090930s2008 gr erb 000 0 gre d |
| 040 |
|
|
|a GrAtEKP.pliroforiki
|b gre
|e AACR2
|
| 041 |
0 |
|
|a gre
|
| 100 |
1 |
|
|a Κούκη, Πηγή Δ.
|
| 245 |
1 |
0 |
|a Σχεδίαση με VHDL, Επαλήθευση Ορθής Λειτουργίας, Υλοποίηση σε ASIC/FPGA του Διαύλου Δεδομένων Αρχιτεκτονικής AMBA και Ενσωμάτωση στον Επεξεργαστή "Αθηνά" Αρχιτεκτονικής RISC/
|c Πηγή Δ. Κούκη
|
| 260 |
|
|
|a Αθήνα:
|b [χ.ό.],
|c 2008
|
| 300 |
|
|
|a 118 σ. :
|b πίν. ;
|c 30 εκ. +
|e 1 CD-ROM της πτυχιακής εργασίας
|
| 500 |
|
|
|a Περιέχει περίληψη στα ελληνικά
|
| 504 |
|
|
|a Περιλαμβάνει βιβλιογραφικές παραπομπές
|
| 710 |
0 |
|
|a Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών.
|b Σχολή Θετικών Επιστημών.
|
| 710 |
0 |
|
|b Τμήμα Πληροφορικής και Τηλεπικοινωνιών
|
| 952 |
|
|
|a GrAtEKP
|b 59cce3a96c5ad134460b5143
|c 998a
|d 945l
|e ΠΕ
|t 3
|x m
|z Books
|
